Stage Ingénieur : Implementation Physique Digitale (F/M)

Contexte

Nous recrutons un stagiaire de fin d’étude sur une durée de 6 mois pour rejoindre l’équipe Implémentation Physique Digitale en charge de l’implémentation physique de SoC en 16nm.

Vos missions

Le(a) stagiaire prendra en charge/réalisera une ou plusieurs des missions suivantes:

• Conduite du flot d’implémentation physique sur les sous-système : synthèse topographique, placement des standard cells, construction du réseau d’horloge, routage des signaux, analyse de la congestion, convergence timing, optimisation de la consommation.
• Vérifications physiques (DRC, LVS, antenna, électromigration power et signaux)
• Analyse statique des timings, implémentation d’ECO, vérification formelle.

Votre profil

• Niveau d’études : Bac + 5, dernière année d’école d’ingénieur en micro-électronique / conception de circuits intégrés.
• Connaissances en langage Verilog et/ou SystemVerilog
• Connaissances en langages Perl et/ou python, TCL, unix.
• Un bon niveau d’anglais est exigé.

Context

We are looking for an intern for six months to join the Digital Physical Implementation team, in charge of physical implementation of SoC 16nm.

Your responsibilities

The intern will be responsible for/perform one or more of the following tasks :

• Take charge of physical implementation flow for a sub-system : topographical synthesis, placement, clock-tree synthesis, routing, timing closure…
• Physical verification (DRC, LVS, antenna, electromigration…)
• Static Timing Analysis, ECO implementation, equivalence checking.

Your profile

• Education level : Master Degree / last year of engineering school in microelectronics / ASIC design
• Knowledge in Verilog and/or SystemVerilog
• Knowledge in Perl and/or Python, TCL, Unix.
• A good level of English is required, working in an international multi-site team.